⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-12167

@Int_Cl.4

識別記号

庁内整理番号

43公開 昭和62年(1987)1月21日

H 01 L 29/78 29/52 8422-5F

審査請求 未請求 発明の数 1 (全8頁)

9発明の名称 講部を有する縦形半導体装置の製造方法

②特 願 昭60-149900

②出 願 昭60(1985)7月10日

⑫発 明 者 佐 々 木 芳 高 東京都中央区日本橋1丁目13番1号 ティーディーケィ株

式会社内

の出 頤 人 ティーディーケィ株式 東京都中央区日本橋1丁目13番1号

会社

现代 理 人 弁理士 杉村 暁秀 外1名

明 相

1. 発明の名称 構部を有する報形半導体装置 の製造方法

2. 特許請求の範囲

1. 一導電型の半導体基体と、この半導体 の主面に形成された電極と、この 関を介して形成された電極限とと、前記半半 を介して形成された電極限とと、 が前記電極限と望なるように が方記電極限と望なるように がおれた逆導電型の第1半導体 型の第2半導体層とを 型の第2半導体層とを 型の第2半導体 を製造するに 当り、

前記清部を形成する工程が、

前記半導体基体の主面上に、耐酸化性絶縁 膜を選択的に形成する工程と、

この耐酸化性絶縁膜の開口部を経て半導体 基体を酸化して酸化膜を形成する工程と、

この酸化膜をエッチングにより除去するエ 程とを異えることを特徴とする構部を有する 縦形半導体装置の製造方法。 2. 一導電型の半導体結体の主面上に耐酸化性 絶縁膜を選択的に形成する工程と、

この耐酸化性絶縁膜の周口部を経て半導体 基体を選択的に酸化して酸化膜を形成する工程と、

この酸化膜によって囲まれた半導体基体の 表面に、逆導電型の第1半導体層と、この第 1半導体層内に一導電型の第2半導体層とを 選択的に形成する工程と、

前記酸化膜をエッチングして滑らかな輪郭 を有する溝部を形成する工程と、

この協都の表面に絶縁脱を形成する工程と、この絶縁膜上に、少なくとも前記第1 および第2半導体層と部分的に重なるように電極膜を形成する工程とを具えることを特徴とする特許請求の範囲1 記載の報形半導体装置の製造方法。

3. 前記耐酸化性絶線膜の周口部を軽て半導体 基体を選択的に酸化して酸化膜を形成する工程と、この酸化膜をエッチングにより除去す る工程とをくり返し行なうことを特徴とする 特許請求の範囲1または2記載の線形半導体 装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体装置の製造方法、特に半導体基体の主面にV字状またはU字状の溝部を形成した 報形半導体装置の製造方法に関するものである。 (従来の技術)

半導体基体の主面に V 字状または U 字状の構部を形成した報形M O S トランジスタ は高周波特性に優れ、特にチャンネル幅を長くすることができることからオン抵抗が低く、スイッチング速度が

スタにおいては、満部3の先端3a が鋭く尖って いるため電界が集中し、ゲート絶縁膜4が破壊し てしまい、耐圧が低下するという欠点がある。一 般にV字滴は、シリコンエピタキシャル層2の異 方性エッチングにより形成しているため、満部先 端3a は必然的に尖ることになる。上記の特開昭 59-193064号公報では、P型の第2半導 体層 6 を消息から所定の距離だけ離れたところか ら満部を挟んだ状態で溝部先端より下方へ延在さ せ、溝部先端より下方へ延びた部分の間隔を部分 的に狭くして電界の集中を観和することが提案さ れている。しかしながら、このような解決領は、 講郎先端の形状は元のまま尖っているので根本的 な解決策とはならないとともに第1半導体層のプ ロフィルを所望のものとするには余分な拡散工程 を必要とする欠点がある。さらにケミカルエッチ ングにより間部を形成する方法は精密な制御が難 しく、特に素子の微細化が進み、講郎も微細なも のが要求されるようになるとプロセスのコトロー ルが困難となり、正確な寸法、形状に満部を形成 速いという特徴を有している。

第4図は従来のV字状満部を有する概形MOS トランジスタの断面形状を示すものであり、この ようなトランジスタは例えば特開昭59-193 064号公報に聞示されている。半導体基体は n ・シリコン基板1と、その上に成長させたn ⁻ エピタキシャル層2とを有するn * オンn * 構造 を有している。エピタキシャル贈2の主面にはV 字状の関節3が形成されており、この消部の表面 にはゲート絶縁膜4を介してゲート電極膜5が形 成されている。V字状溝部3の周囲にはp型の第 1 半導体圏 6 と、その内部に形成されたn * 型の 第2半導体階7とが形成されている。n *型基板 1の裏面にはドレイン電極膜8が形成されており、 エピタキシャル圏2の主面には絶縁膜9を介して ソース 電 極 10 が 、 第 1 お よ び 第 2 の 半 導 体 層 6 お よび7の双方とオーミック接触するように設けら れている。

(発明が解決しようとする問題点)

このようなV字状講郎を有するMOSトランジ

することができなくなる欠点もある。

本発明は上述した問題点に鑑みてなされたもので、電界が集中する尖った先端を持たない、満部を正確に再現性高く形成することができ、これによって耐圧の向上した観形半導体装置を製造することができる方法を提供することを目的とするものである。

(関題点を解決するための手段)

貝えることを特徴とするものである。 (作 用)

第1図(a)~(f)は本発明による満部を有する観形半導体装置の製造方法の一実施例の順次の製造工程を示すものであり、本例では観形MOS FETを製造するものである。高不純物温度のn・型半導体基体11の上に、これよりも低不純

(実施例)

半導体層) 17を選択的に形成した様子を第1図 (c) に示す。

次に、再び熱酸化処理を施し、厚さ約3000人の 酸化膜18を形成し、さらにその上にレジスト膜19 を選択的に形成した様子を第1図(d)に示す。

次にエッチングを施し、酸化膜15を除去して、 深さが約 0.7~ 0.8μ m の満部20を形成する。こ の涡部20の輪郭形状は滑らかとなっており、 観く 尖った部分は形成されない。次に、この溝部に厚 さ約1000 A のゲート酸化膜21を形成し、さらにそ の上にゲート钳極を構成する多結晶シリコン膜22 を約6000 A の厚さに選択的に形成した様子を第1 図(e)に示す。このゲート多結晶シリコン膜22 はり型拡散層16およびn *型拡散層17と部分的に 重なるように形成されている。なお、第1図(d) では酸化膜13および18は一層の酸化膜23として示してある。

次にCVD法にてCVD - Si O z 膜 24を約 5000 A の厚さに堆積した後、熱処理を施す。最後 に酸化膜 23およびCVD - Si O z 膜 24にコンタ 物 避 庇 の n 型 半 導 体 暦 12 を 形 成 す る 。 本 例 で は こ の n 型 半 導 体 暦 12 は エ ピ ダ キ シャ ル 成 長 に よ り 形 成 す る が 、 引 上 け 法 な ど の 他 の 方 法 で 形 成 す る こ と も で き る 。 n 型 半 導 体 暦 12 の 表 面 に 厚 さ 約 3000 よ の 登 化 膜 13 を 形 成 し た 後 、 そ の 上 に 厚 さ 約 3000 よ の チッ 化 膜 を 形 成 し 、 こ の チッ 化 膜 を 形 成 し た 状 蝦 を 第 1 図 (a) に 示 す 。

終いて熟酸化処理を施し、前記耐酸化純緑膜14の間口部14aを介してn型半導体暦12を選択的に酸化し、約 1.5μmの厚さを有する酸化膜15を選択的に形成する。その後、チッ化膜よる成る耐酸化純緑膜14を、例えば 180℃の熱リン酸あるいはフレオン系のドライエッチングによりエッチング除去した様子を第1図(b)に示す。

続いて前記厚い酸化設15をマスクとして、チャンネル領域を構成する p型拡散圏(第1半導体層)16を自己整合的に形成し、次にフォトエッチング技術により選択的にマスクを形成し、 p型拡散圏16内にソース領域を構成する n * 型拡散圏(第2

トホール23a および24a を形成した後、ALを競替して金属電極膜25を選択的に形成して、第1図 (f) に示す報形MOSトランジスタを完成する。

第2図(a)~(e)は本発明製造方法の他の実施例の順次の製造工程を示すもののある。 n *型半導体基板31上にn型半導体層32を形成し、さらにこのn型半導体層32の主面上に厚さ約1000人の酸化膜33を形成する。次にn型半導体層32の主面に、後にソース領域を構成するn *型拡散層35とを形成する。その後酸化腱33上にチッに進設的に必要が最近化絶縁膜36を約3000人の厚さに進設的に必要が強した。酸化処理中にn型半導体層32へ欠陥が導入されるのを防止するバッファとして作用するものであ

次にパッファ用酸化以 33を、満 都 を形成すべき 位置において 選択的に 除去した 後、 K O H を主成 分とするエッチャントによって V 字状の 溝 37を形 成する。なお、この際のエッチングの深さは、 満

37の先端が P 型拡散圏 34と n 型半導体圏 32との境界を超えてもよいし、あるいはこの境界に達しないものでもよい。このように潤 37を形成した状態を第2図(b)に示す。

続いて耐酸化性絶縁酸36をマスクとして熟酸化処理を施す。この熱酸化工程は、例えば7~8気圧に加圧した雰囲気中において、1000℃の温度で約90~ 150分間高圧水素燃焼酸化を施して行なう。これによりp型拡散層34やn *型拡散層35の拡散された場38を形成する。その後、耐酸化性絶縁、膜36を除去した様子を第2図(c)に示す。この場象に脱38は半導体層32中に均等に形成されるので、その倫郭形状は滑らかとなる。

次に厚い酸化膜 38をエッチングにより除去して 得らかな表面形状を有する溝部 39を露出させ、こ の溝部に酸化膜 42を約 1000 A の厚さに形成し、さ らにその上にゲート電極を構成する多結晶シリコ ン膜 40を選択的に形成する。この様子を第2 図 (d)に示す。なお、第2 図(d) ではバッファ 用酸化膜33とゲート酸化膜42とを一体として酸化 膜41で示す。

その後、CVD-SiOz 酸 43を約 5000 Å の厚さに形成し、さらにこの CVD-SiOz 酸 43、酸化膜 41にそれぞれコンタクトホール 43a および41a を形成するとともに n・型拡散 簡 35を部分的にエッチング除去して p 型半導体層 34の一部を露出させる。 吸換にAL 粃極膜 44を約 3.5μ m の厚さに選択的に形成して 縦形 MOSトランジスタを完成した様子を第2図(e)に示す。

第3図(a)~(e)は本発明の根形半導体装置の製造方法のさらに他の実施例の順次の工程を示すものである。本例ではn・型シリコン半導体 動板 51の上にn型シリコン半導体圏 52を形成し、さらにその上に約1000人の厚さのパッファ用酸化膜 53を形成し、さらにその上にチッ化膜より成る耐酸化性絶線膜 54を選択的に形成した様子を第3図(a)に示す。

次に熟酸化処理を施し、耐酸化性絶縁膜54の問口部に厚さ約 1.0μα の厚い酸化膜55を形成した

状態を第3囱(b)に示す。

その後、耐酸化性絶線膜 5.4をマスクとして厚い酸化膜 5.5をエッチングにより除去して病 5.6を形成した様子を第3図(c)に示す。

続いて再度熟酸化処理を施し、約 1.5~ 2.0 μ m の厚い酸化膜 57を形成した様子を第 3 図(d) に示す。

終いて、チッ化膜より成る耐酸化性絶線膜 54、 薄いパッファ用酸化膜 53および厚い酸化膜 56をエッチングにより除去することによって n 型半導体 磨 52の主面に深さが 1.0~ 1.5 μ m 程度の滑らか な消配 58を形成した様子を第3図(e)に示す。 以後は第1図(e)および(f)と同様な処理を 行なって収形MOSトランジスタを完成する。

なお、本実施例において、厚い酸化膜 56を除去した後、耐酸化性絶縁膜 54を除去することなく、 再び熱酸化処理を施して厚い酸化膜を形成する工程をくり返すことにより満部 57の深さを任意の深さとすることができる。

本発明は上述した実施例にのみ限定されるもの

ではなり、 一次 では 一次 では

(発明の効果)

上述した本発明の製造方法によれば、従来のようにケミカルエッチングによって満部を形成するのではなく、耐酸化性絶縁膜の開口部を軽て半導体基体を選択的に酸化して酸化膜を形成し、この

4. 図面の簡単な説明

第1図(a)~(f)は木発明による講部を有する報形半導体装置の製造方法の一実施例の順次の製造工程を示す断面図、

第2図(a)~(e)は同じく他の実施例の順次の製造工程を示す断面図、

第3図(a)~(e)は同じくさらに他の実施

例の順次の製造工程を示す断面図、

第4図は従来の方法で製造した講部を有する報 形半導体装置を示す断面図である。

11···n * 型半導体基板

12···n 型半導体層 13····酸化膜

14…耐酸化铯緑膜 15…酸化膜

16, 17… 第1 および第2半導体層


18… 酸化膜


21… ゲート 酸 化 膜


22… 多結晶シリコン膜


24 ··· C V D - S i O z 膜


25… 電極膜
















1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-012167

(43)Date of publication of

21.01.1987

application:

(51)Int.CI.

H01L 29/78

H01L 29/52

(21)Application

(22)Date of filing:

60-149900

(71)

TDK CORP

number:

10.07.1985

Applicant: (72)Inventor:

SASAKI YOSHITAKA


(54) MANUFACTURE OF VERTICAL TYPE SEMICONDUCTOR DEVICE WITH GROOVE SECTION


(57) Abstract:

PURPOSE: To form a groove section smoothly, to prevent the generation of the concentration of an electric field and to increase withstanding voltage by selectively oxidizing a semiconductor base body through an opening section for an oxidation-resistant insulating film to shape an oxide film and removing the oxide film through etching to form the groove section.

CONSTITUTION: An n-type semiconductor layer 12 in impurity concentration lower than that of an n+ type

constitution: An n-type semiconductor layer 12 in impurity concentration lower than that of an n+ type semiconductor base body 11 is shaped onto the semiconductor base body 11. An oxide film 13 is formed, and an oxidation-resistant insulating film 14 is shaped selectively. The n-type semiconductor layer 12 is oxidized selectively through opening sections 14a for the oxidation-resistant insulating film 14 to selectively form oxide films 15. The oxidation-resistant insulating film 14 is removed through etching, a p-type diffusion layer 16 is shaped in a self-alignment manner while using the thick oxide film 15 as a mask, an n+ type diffusion layer 17 is formed selectively, an oxide film 18 is shaped, a





resist film 19 is formed selectively and etched, and the oxide films 15 are gotten rid of, thus shaping groove sections. The shapes of the contours of the groove sections are smoothed, and gate oxide films 21 and polycrystalline silicon films 22 are formed.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office